Новости SOC от Dacafe (http://www.dacafe.com), Июль 2004 года =================================================================== 1 июля Sonics внедряет новый поток проектирования с помощью Cadence и CoWare 1 июля Giga Scale IC завершил интеграцию VCX Software и InCyte 6 июля TAEC выпускает TX9956CXBG - новый высокопроизводительный микропроцессор для мульти-функциональных принтеров и телевизионных приставок. 6 июля Actel производит новые устойчивые к радиации, емкие FPGA семейства RTAX-S для космических применений 6 июля Altera MAX II CPLD сокращают стоимость систем PCI 6 июля OCP-IP отметила Prosilog SA в 2004 году 6 июля Altium выпустила TASKING R8C/Tiny версии 1.1 7 июля Tensilica анонсировала автоматическую генерацию оптимизированных RTL-описаний процессоров со стандатного С-кода 8 июля Zoran Corporation приобрела Emblaze Semiconductor 12 июля Интерфейсные микросхемы от Atmel будут применяться NDS в телевизионных приставках для санкционирования доступа к платным телевизионным каналам 12 июля Mentor Graphics анонсировала поддержку 64-битной Linux на на процессорах AMD64 12 июля Altium представляет 'System-on-FPGA' webcast 13 июля Accelerated Technology выпускает апгрейд для Nucleus NET 5.2 13 июля imPROVE-TLL от TransEDA будет использоваться AMD при разработке процессоров новых поколений 14 июля Mentor Graphics анонсирует DMS2004 Enterprise Library Management 15 июля Cadence выпускает продвинутую среду верификации на базе системы эмуляции/аппаратной акселерации Incisive+Palladium 20 июля Zeevo анонсирует ZV4301 - однокристальную Bluetooth аудио-платформу на базе процессора ARM7 20 июля Infineon выпускает SLE66CLX640P и SLE66CLX641P - новые микроконтроллеры для систем безопасности 20 июля TI выпускает новый DSP : TMS320C6711 20 июля Atmel первая предложила 32-Мбитные FPGA конфигурируемой памяти (AT17F32 и AT17F32A) 20 июля Synopsys выпускает новую IP компоненту PCI Express PHY - занимаемая на кристалле площадь сокращена вдвое 20 июля Mentor Graphics выпускает I/O Designer - единое решение для параллельной разработки FPGA и PCB 20 июля Altera начала продажу MAX II - самых дешевых CPLD EPM1270 21 июля Amkor покупает Unitive 27 июля NanoCool анонсирует серию семинаров по методологиям проектирования устройств с низким потреблением энергии 28 июля Nucleus RTOS от Accelerated Technology теперь поддерживает и процессоры семейства ColdFire (MCF547x/548x) от Freescale Semiconductor 1 июля Sonics внедряет новый поток проектирования с помощью Cadence и CoWare Обеспечивается быстрая интерактивная работа на каждой из стадий: системное проектирование, совместная симуляция, верификация, реализация аппаратного обеспечения. Sonics - ведущий поставщик SoC-архитектур и IP-компонент семейства SMART Interconnect IP. Новый поток проектирования основывается на тесной интеграции средств проектирования CoWare ConvergenSC, средств верификации Cadence Incisive и средств конфигурации межсоединений IP-компонент SonicsStudio. Сегодня критические временные пути внутри сложных SoC не известны до стадии физического прототипирования, когда становятся известынми реальные межсоединения. Часто результатом этого становится архитектурное перепроектирование. Sonics Interconnect IP позволяет внести физичекие временные ограничения в проект на стадии системного проектирования, а с помощью SonicsStudio - интегрировать их в поток проектирования системного уровня от Cadence/CoWare. Связь между SonicsStudio и потоком проектирования/верификации от Cadence/CoWare обеспечивается посредством обмена автоматически сгенерированных SystemC-моделей транзактного уровня всей SoC, включая сконфигурированные межсоединения. Кроме того, Sonics поддерживает импорт LEF/DEF файлов из Cadence Encounter. Это позволяет разработчику непосредственно сравнивать реальные межсоединения на чипе с межсоединениями, предложенными SMART Interconnect IP. Sonics поддерживает существенную интеграцию с мириадами сторонних IP-компонент, потребность в использовании которых часто возникает при проектировании сложных миллионовентильных SoC. SMART Interconnect IP может соединять такие блоки как микропроцессоры, DSP, аппаратные акселераторы (например, MPEG, DMA), пакетные процессоры и др. с высокой степенью эффективности использования кристалла и высокой производительностью. Такой подход - существенное развитие концепции "от идеи к силикону". Sonics и CoWare работают над оптимизацией интероперабельности между Sonics SMART Interconnect IP, SonicsStudio и CoWare ConvergenSC. www.coware.com www.sonicsinc.com 1 июля Giga Scale IC завершил интеграцию VCX Software и InCyte InCyte предоставляет пользователям возможность просматривать каталог IP-компонент портала VCX, уже включающего более 2,500 наименований и пополняющегося ежедневно. InCyte обеспечивает поиск по классам IP-компонент, просмотр технической документации на них, получение информации о площади, потребляемой мощности и количестве вентилей. InCyte позволяет пользователям оценить IP-компоненту в собственном проекте. Пользователь может установить IP-компоненту в свой проект и получить обновленные оценки. Новая утилита Compare, встроенная в InCyte, создает графики и таблицы, отображающие результаты многократных оценок по ключевым параметрам, включающим площадь, энергию, токи утечки и др. Другая утилита - RTL Calculator - позволяет оценивать RTL-компоненты в применении к разным технологиям. Поставщики IP-компонент могут полностью или частично обмениваться технической информацией по IP-компонентам. Поддерживается разнообразное санкционирование доступа. VCX Software базируется в Livingston, Scotland. Giga Scale IC основана в 2003 году, ее основной продукт - InCyte. www.thevcx.com www.gigaic.com 6 июля TAEC выпускает TX9956CXBG - новый высокопроизводительный микропроцессор для мульти-функциональных принтеров и телевизионных приставок. Toshiba America Electronic Components, Inc. (TAEC) пополнила TX99/H4 - свое семейство 64-битных RISC процессоров, основанных на архитектуре MIPS (25Kf) новым членом TX9956CXBG. Он выполнен на базе технологии 90 нм, имеет суперскалярную семистадийную конвейерную архитектуру, с выпуском двух инструкций одновременно, может работать на частоте 533 или 666 Мгц. Система команд включает как стандартный набор инструкций MIPS64, так и специальные команды множества MIPS-3D, ориентированные но повышение производительности трехмерных геометрических вычислений для мультимедийных продуктов. На кристалле процессора встроены также 32-килобайтные кеши данных и инструкций и 256 Кбайтный кеш второго уровня. Планируется поддержка процессора такими операционными системами реального времени как MontaVista Linux от MontaVista Software и VxWorks от Wind River Systems. Преполагаемая цена (с июля 2004 года) $45 в партиях по 100 штук. www.chips.toshiba.com 6 июля Actel производит новые устойчивые к радиации, емкие FPGA семейства RTAX-S для космических применений RTAX250S, RTAX1000S и RTAX2000S поддерживаются срествами автоматизации проектирования Libero 6.0 IDE от Actel. В этих FPGA улучшены арифметические функции, встроено обнаружение и коррекция ошибок памяти SRAM. RTAX2000S предлагает два миллиона эквивалентных системных вентилей (250,000 ASIC - вентилей) и 288K SRAM. RTAX1000S предлагает один миллион эквивалентных системных вентилей (125,000 ASIC - вентилей) и 162K SRAM. RTAX250S предлагает 250,000 эквивалентных системных вентилей (30,000 ASIC - вентилей) и 54K SRAM. Цена - от $3,980 в партиях по 25 штук. www.actel.com 6 июля Altera MAX II CPLD сокращают стоимость систем PCI Altera выпустила IP-компоненту 32-битной, 33 Мгц PCI, оптимизированную под свои CPLD семейства MAX II. По утверждению Altera такая реализация PCI в два раза дешевле стандартной (с использованием PCI ASSP). PCI, изначально разработанный как стандартный интерфейс для присоединения устройств к персональным компьютерам типа IBM PC, сегодня используется для объединения устройств различных типов. Новая IP-компонента может быть загружена с сайта http://www.altera.com/IPmegastore для оценивания. Цена IP компоненты PCI/T32 (target only) - $1,995. Цена IP компоненты PCI/MT32 (master/target) - $8,995. www.altera.com 6 июля OCP-IP отметила Prosilog SA в 2004 году Open Core Protocol International Partnership (OCP-IP) - это ассоциация, основанная в декабре 2001 года и ставящая своей целью разработку и продвижение стандартов на интерфейсы IP-компонент (сокеты), которые упростят проектирование SoC по принципу 'plug and play'. Prosilog была ключевым разработчиком транзактных SystemC моделей OCP 2.0. Эти модели стандартизовали способ взаимодействия различных уровней абстракции, что повышает интероперабельность и повторное использование моделей. В работе принимали активное участие также Nokia, Sonics и Synopsis. OCP 2.0 имеет простой API и реализует модель канала типа 'point-to-point'. www.ocpip.org/socket/systemc 6 июля Altium выпустила TASKING R8C/Tiny версии 1.1 R8C/Tiny - это семейство производительных 16-битных микроконтроллеров от Renesas Technology. Среди других основных достоинств - малое количество внешних контактов, флеш-память и низкая цена. TASKING R8C/Tiny - среда отладки программного обеспечения для этих микроконтроллеров, интегрированная с эмулятором Renesas E7 и базирующаяся на собственной технологии компиляции Viper. TASKING R8C/Tiny включает TASKING EDE, C-компилятор, симулятор CrossView Pro и интерфейс к эмулятору E7. Цена - от $1,990 за одно пользовательскую лицензию. Деом-версия TASKING R8C/Tiny доступна по адресу www.altium.com/tasking Renesas Technology Corp. основана 1 апреля 2003 как совместное венчурное предприятие Hitachi и Mitsubishi. Кроме микроконтроллеров, Renesas поставляет системы на кристалле, смарт-карты, чипы памяти и др. www.renesas.com www.altium.com 7 июля Tensilica анонсировала автоматическую генерацию оптимизированных RTL-описаний процессоров со стандатного С-кода Такую генерацию реализует компилятор XPRES (Xtensa PRocessor Extension Synthesis). Теперь вместо того, чтобы месяцами вручную описывать аппаратное обеспечение процессора с помощью Verilog или VHDL, разработчики могут ввести оригинальный алгоритм, написанный на стандартном ANSI С/C++, а компилятор XPRES, интегрирующий технологию автоматической генерации процессоров, разработанную Tensilica, автоматически сгененирует RTL-описание соответствующего аппаратного обеспечения и продукты для разработки программного обеспечения для него. Аппаратное обеспечение производится как производная от преверифицированного процессорного ядра Xtensa LX. До сих пор, большинство подходов концентрировалось на генерации пользовательских RTL-описаний аппаратного обеспечения для задач, которые не могут быть исполнены на процессоре в связи с требованиями высокой производительности. Выпущенный Tensilica в мае 2004 года процессор Xtensa LX обладает высокой производительностью, что во многих случаях позволяет эффективно использовать его вместо аппартных RTL-описаний алгоритмов. Компилятор XPRES может реализовывать аппаратно необходимые функции, не требуя ручного кодирования RTL-описаний. В тоже время, продвинутым пользователям оставляется возможность полного контроля и управления генерацией. Использование компилятора XPRES выполняется в 5 этапов: Этап 1. Компиляция исходного С/С++ кода приложения. Не требуется никакого перекодирования. C/C++ компилятор от Tensilica генерирует информацию о приложении, выполняя такие функции как ранжирование регионов кода по частоте, определение какие циклы могут быть векторизованы, генерацию графов потоков данных для важных регионов кода, вычисление количество операций каждого типа для каждого региона. Этап 2. XPRES-компиляция для построения наилучшей конфигурации процессора Xtensa XL и его расширений для данного кода Компилятор XPRES оценивает все конфигурации ко всем регионам и определяет наилучшее множество конфигураций для заданного бюджета вентилей. Анализ миллионов возможных конфигурация производится менее чем за час. Этап 3. [Опциональный - может быть опущен] Ручная настройка сгенерированной конфигурации Продвинутые пользователи могут вручную модифицировать полученные описания. Этап 4. Генерация оптимизированного процессора Менее чем за час могут быть получены RTL-описания процессора и системное программное обеспечение для симуляции/отладки прикладного программного обеспечения для него. Этап 5. Компиляция оригинального С/С++ кода на выбранную конфигурацию процессора. Не требуется делать никаких изменений в исходном С-коде, не требуется проводить ассемблерные оптимизации, не требуется разрабатывать вручную аппаратные акселераторы и использовать традиционные методы RTL-проектирования. Цена - от $100,000 за годичную плавающую лицензию на XPRES Compiler. Предварительно нужно за отдельную плату получить лицензию на сам процессор Xtensa LX. www.tensilica.com www.mdronline.com 8 июля Zoran Corporation приобрела Emblaze Semiconductor Zoran разрабатывает однокристальные системы для цифровой потребительской электроники. Emblaze занималась разработкой мультимедийных телефонов. www.zoran.com 12 июля Интерфейсные микросхемы от Atmel будут применяться NDS в телевизионных приставках для санкционирования доступа к платным телевизионным каналам www.atmel.com/dyn/products/product_card.asp?PN=AT83C24 12 июля Mentor Graphics анонсировала поддержку 64-битной Linux на на процессорах AMD64 ModelSim - симулятор HDL-описаний теперь работает на них. www.mentor.com 12 июля Altium представляет 'System-on-FPGA' webcast Этот webcast 'по-требованию' доступен для просмотра на сайте Alium: www.altium.com/nexar (кликнуть на надписи "Nexar Goes Live" чтобы начать просмотр). Webcast длится 45 минут, не требуется оплаты и процедуры предварительной регистрации. www.altium.com www.edelman.com 13 июля Accelerated Technology выпускает апгрейд для Nucleus NET 5.2 Новый релиз поддерживает аппаратное вычисление контрольных сумм, протокол IGMP (Internet Group Multicast Protocol) версии 3, динамическое удаление сетевых интерфейсов и VLAN (Virtual Local Area Network). Это все в дополнение к ранее поддержанным сетевым протоколам таким как, TCP, UDP, IP, ICMP, IGMP, ARP, RARP, DNS resolver, DHCP client, BOOTP client, RIP/RIP II и TFTP client. Программное обеспечение Nucleus продается вместе с исходными текстами. Цена - от $14,495. www.acceleratedtechnology.com www.mentor.com 13 июля imPROVE-TLL от TransEDA будет использоваться AMD при разработке процессоров новых поколений imPROVE-TLL перемещает проектирование транзисторов на более высокий уровень абстракции. imPROVE-TLL автоматически выполняет анализ нет-листов транзисторов, аккуратно извлекая их логическое поведение и генерируя высокоуровневыое HDL-описание. Эта абстрактная модель может быть затем использована для эффективной функциональной верификации типа 'проверка эквивалентности', логическая симуляция и даже аппаратная эмуляция. www.transeda.com 14 июля Mentor Graphics анонсирует DMS2004 Enterprise Library Management DMS2004 уже хорошо зарекомендовала себя на Siemens Medical. Произошло сокращение расходов на 37% по сравнению с ранее использовавшейся системой собственной разработки. www.mentor.com 15 июля Cadence выпускает продвинутую среду верификации на базе системы эмуляции/аппаратной акселерации Incisive+Palladium Incisive TBA базируется на стандартном интерфейсе совместной эмуляции (SCE-MI) и сокращает взаимодействие между тест-бенчем исполняющемся на рабочей станции и тестируемым проектом в эмулирующей системе. www.cadence.com 20 июля Zeevo анонсирует ZV4301 - однокристальную Bluetooth аудио-платформу на базе процессора ARM7 Эта платформа может использоваться для беспроводного соединения MP3 плейеров, сотовых телефонов/PDA, и даже пользовательских стереосистем с микрофонами и наушниками безо всякого ущерба для качества звука. Zeevo была основана в сентябре 1999 года в Силиконовой Долине. www.zeevo.com www.roeder-johnson.com 20 июля Infineon выпускает SLE66CLX640P и SLE66CLX641P - новые микроконтроллеры для систем безопасности Оба МК имеют 64 Кбайта памяти - достаточный объем для хранения всей необходимой информации, включая такие биометрические данные, как отпечатки пальцев, фотографию лица, образцы сетчатки или радужной оболочки глаза - в зашифрованном виде. Каждый такой контроллер имеет до 50 собственных механизмов секретности, встроенных на чипе. Оба контроллера соответствуют стандарту 9303-1 установленному International Civil Aviation Organization (ICAO) для электронных проездных документов принятых общими в 188 странах. В соответствии с требованиями стандарта ICAO для электронных проездных документов зашифрованные данные на обоих чипах включают не только имя, дату рождения и срок действия документа, но и множество биометрических характеристик, которыми могут быть, фотография лица, отпечатки одного или более пальцев, сетчатки/радужной оболочки глаза или их комбинации. www.infineon.com/security_and_chipcard_ics 20 июля TI выпускает новый DSP : TMS320C6711 c6711 обеспечивает 1500 миллионов операций с плавающей точкой в секунду (при цене $18) и может выполнять до 6 операций над вещественными числами в одном такте. Система основанная на c6711, может в реальном времени выполнять манипуляции над данными для их передачи, сжатия и улучшения, например, обеспечивать биометрический контроль или распознавание речи. Bioscrypt уже выбрала TMS320C6711 в качестве основы для своей системы распознавания отпечатков пальцев. C6711 выполнен по технологии 0.13 мк, имеет 32 регистра общего назначения по 32 бита каждый и восемь независимо функционирующих устройств: четыре АЛУ для вещественных чисел, два АЛУ для целых чисел и два умножителя для вещественных чисел. На кристалле имеются 8 кбайт инструкций и данных кеша первого уровня и 64 кбайта кеша второго уровня, DMA контроллер с 16 независимыми каналами. C6711 программно совместим с предыдущими членами семейства, имеет соответственно среду разработки, С-компилятор и т.п. www.ti.com/c6711dsppr 20 июля Atmel первая предложила 32-Мбитные FPGA конфигурируемой памяти (AT17F32 и AT17F32A) Такие чипы ориентированы на системы, состоящие из множества FPGA. Например, AT17F32 - единственная FPGA, которая может хранить все 29 Мбит конфигурационных данных для Xilinx FPGA семейства Virtex II: XC2V6000, XC2V8000 и Virtex II Pro: XC2VP50 и XC2VP70. AT17F32A обеспечивает однокристальное хранение конфигурационных данных для APEX EP2A70, Stratix EP1S60 и EPS180, Stratix II. Чипы AT17F32/A имеют также возможность разбиения памяти на страницы - для конфигурирования четырех различных FPGA. Память, незадействованную под конфигурационные битовые потоки, можно использовать для хранения других данных. Обеспечивается скорость передачи 33Мбит/сек по простому двух-проводному протоколу. Цена - $24 в партиях по 100,000 штук. www.atmel.com/dyn/products/product_card.asp?part_id=3423 www.atmel.com/dyn/products/product_card.asp?part_id=3424 20 июля Synopsys выпускает новую IP компоненту PCI Express PHY - занимаемая на кристалле площадь сокращена вдвое www.synopsys.com/ipdirectory www.designware.com 20 июля Mentor Graphics выпускает I/O Designer - единое решение для параллельной разработки FPGA и PCB Цена I/O Designer - от $10,000. www.mentor.com/expedition/io_designer.html 20 июля Altera начала продажу MAX II - самых дешевых CPLD EPM1270 EPM1270 основана на архитектуре LUT (look-up table) и стоит вдвое меньше, а энергии потребляет в десять раз меньше, чем предыдущие поколения MAX. Чипы семейства MAX II поддерживаются средствами разработки Quartus II и MAX+PLUS II. Устройство Логических Цена элементов в партиях по 500К штук EPM240 240 $1.50 EPM570 570 $2.30 EPM1270 1,270 $4.25 EPM2210 2,210 $7.00 www.altera.com/max2 www.altera.com/max2quotes www.altera.com/q2webedition 21 июля Amkor покупает Unitive www.amkor.com 27 июля NanoCool анонсирует серию семинаров по методологиям проектирования устройств с низким потреблением энергии В семинарах примут также участие специалисты из Novas Software, Golden Gate Technology и Tensilica. NanoCool - это ассоциация разработчиков чипов, средств автоматизации, поставщиков IP-компонент. www.sequencedesign.com/nanocool.html 28 июля Nucleus RTOS от Accelerated Technology теперь поддерживает и процессоры семейства ColdFire (MCF547x/548x) от Freescale Semiconductor Средства разработки от Accelerated Technology для процессоров MCF547x/548x включают также отладчик XRAY, C/C++ компилятор Microtec, ассемблер и линкер, среду разработки code/lab EDE. www.acceleratedtechnology.com